

TFT 電源シリーズ

DAC 内蔵

高精度階調電圧発生 IC


BD8132FV, BD8139AEFV

No.09035JBT02

●概要

DAC 内蔵階調電圧発生 IC は、シリアル信号による設定値制御、高精度 10bit DAC、出力 Amp(18ch, 10ch)、Vcom を 1chip に内蔵しています。

●特長

- 1) 1chip 化による部品数削減
- 2) 10bit DAC 内蔵(18ch : BD8132FV, 10ch : BD8139AEFV)
- 3) DAC 出力アンプ内蔵
- 4) Vcom 用アンプ内蔵
- 5) オートリード機能内蔵(BD8132FV, BD8139AEFV)
- 6) 3 線シリアル(BD8132FV) / 2 線シリアル(BD8139AEFV)
- 7) 温度保護回路
- 8) SSOP-B40 パッケージ(BD8132FV) / HTSSOP-B40 パッケージ(BD8139AEFV)

●用途

大画面液晶 TV、高画質液晶 TV など TET-LCD パネル用で使用可能です。

●絶対最大定格 (Ta=25°C)

項目		記号	定格	単位
電源電圧 1		DVcc	7	V
電源電圧 2		Vcc	20	V
REFIN 電圧		REF	20	V
アンプ出力電流能力		Io	50 ※1	mA
ジャンクション温度		Tjmax	150	°C
許容損失	BD8132FV	Pd	1125 ※2	mW
	BD8139AEFV		1600 ※3	
動作温度範囲		Topr	-30~+85	°C
保存温度範囲		Tstg	-55~+150	°C

※1 Pd を越えないこと。

※2 Ta=25°C 以上は、9.0mW/°C で軽減。70×70×1.6mm ガラエポ基板実装時。

※3 Ta=25°C 以上は、12.8mW/°C で軽減。70×70×1.6mm ガラエポ基板実装時。

●推奨動作範囲

項目	記号	定格		単位
		最小	最大	
電源電圧 1	DVcc	2.3	4.0	V
電源電圧 2	Vcc	6	18	V
REFIN 電圧	REF	6	18	V
アンプ出力電流能力	Io	-	40	mA
シリアルクロック周波数(BD8132FV)	fCLK	-	5	MHZ
2 線シリアル 周波数(BD8139AEFV)	fCLK	-	400	kHz
OSC 周波数(BD8132FV)	fosc	10	200	kHz
OSC 周波数(BD8139AEFV)	fosc	-	400	kHz

●電気的特性

BD8132FV(特に指定のない限り Vcc=15V, DVcc=3.3V, Ta=25°C)

項目	記号	規格値			単位	条件
		最小	標準	最大		
[REFIN]						
流入電流	Iref	25	50	75	μA	REF=10V
[階調アンプ部]						
出力電流能力	Io	150	300	-	mA	DAC=3V,OUTx=0V
負荷安定度	ΔV	-	5	20	mV	Io=+10mA ~ -10mA,OUTx=6V
スルーレート	SR	-	3.5	-	V/μS	Ro=100KΩ,Co=100pF ※
OUT 最大出力電圧	VOH	Vcc-0.16	Vcc-0.1	-	V	Io=-5mA
OUT 最小出力電圧	VOL	-	0.15	0.24	V	Io=5mA
[コモンアンプ部]						
入力バイアス電流	Ib	-	0	1	μA	VFB=6V
出力電流能力	Io	150	300	-	mA	DAC=3V,OUTx=0V
負荷安定度	ΔV	-	5	20	mV	Io=+10mA~-10mA,OUTx=3V
スルーレート	SR	-	3.5	-	V/μS	Ro=100KΩ,Co=100pF ※
入力電圧範囲	VFB	0	-	VDAC	V	Ro=100KΩ,Co=100pF ※
OUT 最大出力電圧	VOH	Vcc-0.16	Vcc-0.1	-	V	Io=-5mA
OUT 最小出力電圧	VOL	-	0.15	0.24	V	Io=5mA
[DAC]						
分解能	Res	-	10	-	Bit	
非直線性誤差	LE	-2	-	2	LSB	理想直線に対する誤差 00A~3F5 範囲
微分直線性誤差	DLE	-2	-	2	LSB	1LSBの理想増加量誤差 00A~3F5 範囲
[OSC]						
発振周波数	fosc	-	80	-	KHz	内部周波数モード
[コントロール信号]						
流入電流	Ictl	-	16	25	μA	
スレッシュ電圧	VTH	0.7	-	2.6	V	DVcc=3.3V 時
リセット時間	trst	-	45	-	μs	CCT=1000pF
[デバイス全体]						
回路電流	Icc	-	20	-	mA	全出力電圧 5V 設定時

※ 設計保証(出荷全数検査は行っておりません。)

●電気的特性

BD8139AEFV(特に指定のない限り Vcc=15V, DVcc=3.3V, Ta=25°C)

項目	記号	規格値			単位	条件
		最小	標準	最大		
[REFIN]						
流入電流	Iref	25	50	75	μA	REF=10V
[階調アンプ部]						
出力電流能力	Io	150	300	-	mA	DAC=3V,OUTx=0V
負荷安定度	ΔV	-	5	20	mV	Io=+10mA ~ -10mA,OUTx=6V
スルーレート	SR	-	3.5	-	V/μS	Ro=100KΩ,Co=100pF ※
OUT 最大出力電圧	VOH	Vcc-0.16	Vcc-0.1	-	V	Io=-5mA
OUT 最小出力電圧	VOL	-	0.1	0.16	V	Io=5mA
[コモンアンプ部]						
入力バイアス電流	Ib	-	0	1	μA	VFB=6V
出力電流能力	Io	150	300	-	mA	DAC=3V,OUTx=0V
負荷安定度	ΔV	-	5	20	mV	Io=+10mA ~ -10mA,OUTx=3V
スルーレート	SR	-	3.5	-	V/μS	Ro=100KΩ,Co=100pF ※
入力電圧範囲	VFB	0	-	VDAC	V	Ro=100KΩ,Co=100pF ※
OUT 最大出力電圧	VOH	Vcc-0.16	Vcc-0.1	-	V	Io=-5mA
OUT 最小出力電圧	VOL	-	0.1	0.16	V	Io=5mA
[DAC]						
分解能	Res	-	10	-	Bit	
非直線性誤差	LE	-2	-	2	LSB	理想直線に対する誤差 00A~3F5 範囲
微分直線性誤差	DLE	-2	-	2	LSB	1LSB の理想増加量誤差 00A~3F5 範囲
[OSC]						
発振周波数	fosc	140	210	350	KHz	内部周波数モード
[コントロール信号]						
流入電流	Ictl	-	16	25	μA	osc_mode を除く
流入電流	Ioscm	26	33	40	μA	osc_mode のみ
最小出力電圧	VSDA	-	-	0.4	V	ISDA=3.0mA ※
流入電流	ILi	-10	-	10	μA	0.4V~0.9DVcc
スレッシュ電圧	VTH	0.7	-	2.6	V	DVcc=3.3V 時
リセット時間	trst	-	45	-	μs	CCT=1000pF
[デバイス全体]						
回路電流	Icc	7	18	29	mA	全出力電圧 5V 設定時

※ 設計保証(出荷全数検査は行っていません。)

●参考データ
 (特に記載のない場合, Ta=25°C, BD8132FV, BD8139AEFV 共通)




Fig.1 Vcc 回路電流




Fig.2 回路電流温度特性




Fig.3 VDD 回路電流




Fig.4 Vcc 回路電流




Fig.5 回路電流温度特性




Fig.6 VDD 回路電流




Fig.7 出力 HIGH 電圧




Fig.8 出力 LOW 電圧




Fig.9 出力電流能力

●参考データ

(特に記載のない場合, Ta=25°C, BD8132FV, BD8139AEFV 共通)




Fig.10 オープンループ波形




Fig.11 パワーオンリセット時間




Fig.12 パワーオンリセット時間
温度特性




Fig.13 スルレート波形 (大振幅)




Fig.14 スルレート波形 (小信号)




Fig.15 負荷応答波形
(R_L=1kΩプルアップ)




Fig.16 負荷応答波形
(R_L=1kΩプルダウン)




Fig.17 積分直線性誤差





Fig.18 微分直線性誤差

●ピン配置図
[BD8132FV]



●ブロック図





Fig.19 ピン配置図とブロック回路図

PIN No	PIN NAME	機能	PIN No	PIN NAME	機能
1	LATCH	シリアルラッチ入力	21	FB	Vcom アンプ負帰還入力
2	SDIN	シリアルデータ入力	22	Vcom	Vcom 出力端子
3	CLK	シリアルクロック入力	23	VH	階調出力端子
4	SDOUT	シリアルデータ出力	24	VG	階調出力端子
5	GND	GND 入力	25	VF	階調出力端子
6	R/W	オートリード ON/OFF 入力(ON=L,OFF=H)	26	VE	階調出力端子
7	CS	外部メモリ選択出力	27	VD	階調出力端子
8	MEMDO	外部メモリ出力データ信号	28	VC	階調出力端子
9	MEMDI	外部メモリ入力データ信号	29	VB	階調出力端子
10	OSC	同調クロック入出力	30	VA	階調出力端子
11	DVcc	ロジック電源入力	31	V9	階調出力端子
12	NC	—	32	V8	階調出力端子
13	Vcc	バッファアンプ電源入力	33	V7	階調出力端子
14	Vcc	バッファアンプ電源入力	34	V6	階調出力端子
15	REFIN	DAC リファレンス入力	35	V5	階調出力端子
16	VDAC	DAC 電圧出力	36	V4	階調出力端子
17	CT	パワーON リセット用容量接続端子	37	V3	階調出力端子
18	DGND	DAC 用 GND 入力	38	V2	階調出力端子
19	GND	GND 入力	39	V1	階調出力端子
20	GND	GND 入力	40	V0	階調出力端子

●ピン配置図
[BD8139AEFV]



●ブロック図




Fig.20 ピン配置図とブロック回路図

PIN No	PIN NAME	機能	PIN No	PIN NAME	機能
1	A1	スレーブ/アドレス設定端子 オートリード/ワードアドレス設定①	21	NC	—
2	A2	スレーブ/アドレス設定端子 オートリード/ワードアドレス設定②	22	NC	—
3	NC	—	23	Vcc	バッファアンプ電源入力
4	OSC	同調クロック入出力	24	NC	—
5	SLAVE/AR	スレーブ/オートリード切替端子	25	FB	Vcom アンプ負帰還入力
6	OSC_MODE	OSC 切り替え端子	26	Vcom	Vcom 出力端子
7	SDA	シリアルデータ入力(2線シリアル)	27	V9	階調出力端子 9
8	SCL	シリアルクロック入力(2線シリアル)	28	V8	階調出力端子 8
9	DGND	GND 入力	29	V7	階調出力端子 7
10	DACGND	DAC 用 GND 入力	30	V6	階調出力端子 6
11	NC	—	31	V5	階調出力端子 5
12	NC	—	32	V4	階調出力端子 4
13	CT	パワーオンリセット用容量接続端子	33	V3	階調出力端子 3
14	DVcc	ロジック電源入力	34	V2	階調出力端子 2
15	NC	—	35	V1	階調出力端子 1
16	REFIN	DAC リファレンス入力	36	V0	階調出力端子 0
17	NC	—	37	NC	—
18	NC	—	38	NC	—
19	VDAC	DAC 電圧出力	39	NC	—
20	NC	—	40	GND	GND 入力

●各ブロック動作説明

- VDAC Amp
REFIN に印加した電圧を 0.5 倍にし、VDAC に出力します。VDAC 端子は位相補償用容量 1 μ F を接続します。
- DAC LOGIC
Register に読み込んだ 10bit デジタル信号を電圧に変換します。
- Amp
DAC Logic より出力された電圧を 2 倍アンプにて出力します。入力にはサンプル&ホールド機能がついており、OSC によってリフレッシュされます。
- OSC
Amp のリフレッシュ時間を決める周波数を生成しています。
シリアル入力により外部入力に切り替え可能です。(BD8139AEFV は外部ピンにより切換え可能です。)
- Power On Reset
本 IC はデジタル電源 DVcc 投入時、リセット信号を発生させ、シリアル I/F、オートリード、及び各レジスタの初期化を行います。
CT 端子に 1000pF 程度の容量を付加することで電源の立ち上がり速度に関係なく確実にリセット動作が可能となります。
- TSD(Thermal Shut Down)
IC の熱破壊・熱暴走を防止するために、チップ温度が約 175°C 以上になると出力が OFF します。また、一定温度に戻ると復帰します。ただし、温度保護回路は本来 IC 自身を保護する目的で内蔵しておりますので、サーマルシャットダウン検知温度約 175°C 未満での熱設計をお願いします。
- Register
Serial I/F によって入力されたシリアル信号(10bit の階調電圧値)を Register アドレスごとに保持します。Power On Reset によるリセット信号によってデータは初期化されます。
- Serial I/F(BD8132FV)
3 線シリアル(LATCH, CLK, SDIN)形式の I/F です。階調電圧、Register アドレス、OSC 入出力切り替えを設定することができます。
- 2wire serial I/F(BD8139AEFV)
2 線シリアル(SCL, SDA)形式の I/F です。階調電圧、Register アドレスを設定することができます。
- Auto read
BD8132FV は RW, CLK, CS, MEMDO 端子を使用して 1k ビットマイクロワイヤ形式の外部メモリの自動読み込みが可能です。
BD8139AEFV は SCL, SDA 端子を使用して 2 線シリアル BUS 形式の外部メモリの自動読み込みが可能です。

[BD8132FV]

●シリアル通信

シリアルデータコントロール部は、LATCH、CLK、SDIN の各端子からデータを記憶するレジスタと、同レジスタの出力を受け各部に調整電圧を与える DAC 回路から構成されます。

電源投入時に、リセットが働きレジスタはプリセット値になります。また最初の 1bit はテスト用となりますので、常に 0 として下さい。次の 1bit は OSC モードの切り替え用です。0 を入力した場合、内部周波数モードとなり、周波数は 80kHz となります。1 を入力した場合は外部周波数モードとなりますので、OSC 端子より外部クロックを入力して下さい。




Fig.21 シリアルブロック図

①シリアル通信タイミング

SDIN 端子より入力される 17 ビットのシリアルデータは、CLK 端子に入力される信号の立ち上がりでシフトレジスタに取り込まれ、取り込まれたデータは LATCH 端子に入力される信号の立ち上がりで DAC 用レジスタにロードされます。LATCH 端子が Low レベルの期間にシフトレジスタに取り込まれたデータが 17 ビットに満たない場合には、取り込まれたデータは破棄されます。また、17 ビットを超える場合には、最後に取り込まれた 17 ビットが有効になります。




Fig.22 シリアル通信タイミング図

②シリアル通信データ

SDIN 端子に入力するシリアルデータの構成を以下に示します。

First →	d0	d1	d2	d3	d4	d5	d6	d7	d8	d9	d10	d11	d12	d13	d14	d15	→Last	
	0	X	レジスタアドレス						データ									

レジスタ名	アドレス					データ増加時の動作	プリセット値		
	d2	d3	d4	D5	d6		d7	~	d16
Register 0	0	0	0	0	0	V0 電圧値増	00000		00000
Register 1	0	0	0	0	1	V1 電圧値増	00000		00000
Register 2	0	0	0	1	0	V2 電圧値増	00000		00000
Register 3	0	0	0	1	1	V3 電圧値増	00000		00000
Register 4	0	0	1	0	0	V4 電圧値増	00000		00000
Register 5	0	0	1	0	1	V5 電圧値増	00000		00000
Register 6	0	0	1	1	0	V6 電圧値増	00000		00000
Register 7	0	0	1	1	1	V7 電圧値増	00000		00000
Register 8	0	1	0	0	0	V8 電圧値増	00000		00000
Register 9	0	1	0	0	1	V9 電圧値増	00000		00000
Register A	0	1	0	1	0	VA 電圧値増	00000		00000
Register B	0	1	0	1	1	VB 電圧値増	00000		00000
Register C	0	1	1	0	0	VC 電圧値増	00000		00000
Register D	0	1	1	0	1	VD 電圧値増	00000		00000
Register E	0	1	1	1	0	VE 電圧値増	00000		00000
Register F	0	1	1	1	1	VF 電圧値増	00000		00000
Register G	1	0	0	0	0	VG 電圧値増	00000		00000
Register H	1	0	0	0	1	VH 電圧値増	00000		00000
Register I	1	0	0	1	0	Vcom 電圧値増	00000		00000

●オートリード機能

オートリード機能により、1kビットマイクロワイヤ形式外部メモリの自動読み込みが可能です。

本ブロックは外部入力 CLK の立ち下りに同期して外部メモリのチップセレクト信号 CS、及びメモリ読み出しデータ信号 MEMDO を出力します。

読み出しデータ信号は、外部メモリへの開始ビット、読み出しコード、及び読み出しアドレスから構成されています。この信号を外部メモリへ送信することでメモリはそのアドレスに対応したデータを出力します。メモリより出力されるデータを MEMDI 端子より読み込むことで、本ブロックはシリアル DATA 及び LATCH 信号を自動で生成しメモリデータをレジスタに書き込みます。読み込みは CLK の立ち下りに同期し、行われます。

読み出しアドレスはアドレス 00H から始まりアドレス 12H までを繰り返しますので、データはアドレス 00H~12H までに保存する必要があります。

本機能は R/W 信号により制御され、R/W 信号が Low レベルの期間、常に外部メモリへのリードアクセスを行います。他のデバイスから外部メモリにアクセスする場合は、R/W 信号を High レベルにする必要があります。R/W 信号を High レベルにすることで CS、MEMDO 端子はハイインピーダンス状態となります。





Fig.23 オートリードタイミング図




Fig.24 外部メモリデータ図

●シリアル通信タイミングチャート



●オートリードタイミングチャート



●タイミング規格値

Parameter	Symbol	LIMIT			Unit
		Min.	Typ.	Max.	
LATCH セットアップ時間	t LC	0.1	—	—	μs
SDIN セットアップ時間	tSC	0.1	—	—	μs
RW セットアップ時間	tRC	0.1	—	—	μs
MEMDI セットアップ時間	tDIC	0.1	—	—	μs
クロック“H”時間	tWH	0.1	—	—	μs
クロック“L”時間	tWL	0.1	—	—	μs
LATCH ホールド時間	tCL	0.1	—	—	μs
RW ホールド時間	tCR	0.1	—	—	μs
LATCH“H”時間	tLA	0.6	—	—	μs
RW“H”時間	tRW	0.6	—	—	μs
MEMDO 遅延時間	tCDO	—	—	0.1	μs
CS 遅延時間	tCCS	—	—	0.1	μs

●階調出力設定(BD8132FV、BD8139AEFV)

階調出力電圧(V0~VH)と DAC 設定値の関係は、式(1)の様になります。

$$\text{出力電圧}(V0\sim VH) = \{(\text{DAC 設定値} + 1) / 1024\} \times (\text{REFIN} / 2) \times 2 \quad \dots (1)$$

また、Vcom 電圧は、Vcom-FB 端子間に抵抗 R1、FB-GND 端子間に抵抗 R2 を取り付けることで設定可能です。このとき Vcom 電圧と DAC 設定値の関係は、式(2)の様になります。

$$\text{出力電圧}(Vcom) = \{(\text{DAC 設定値} + 1) / 1024\} \times (\text{REFIN} / 2) \times (R1 + R2) / R2 \quad \dots (2)$$




Fig.25 Vcom 電圧設定回路図

●電源シーケンス

デジタル回路の論理不定による誤動作防止のため、デジタル電源 DVcc は電源 Vcc より先に投入して下さい。シリアルデータは、Power on Reset 解除後に入力して下さい。電源を切断する場合、Vcc→DVcc の順に切断して下さい。




Fig.26 電源シーケンス図

●電源シーケンス規格値

Parameter	Symbol	LIMIT			Unit	Condition
		Min.	Typ.	Max.		
シリアル入カタイミング	tDS	100	-	-	μs	Cct=1000pF
Vcc 投入タイミング	tSV	0	10	-	μs	
REFIN 投入タイミング	tVR	0	10	-	μs	
REFIN OFF タイミング	tRV	0	10	-	μs	
電源 OFF タイミング	tVD	0	10	-	μs	
Vcc 立ち上げ時間	tVcc	1	-	-	ms	

[BD8139AEFV]

●シリアル通信

2線シリアルコントロール部は、SCL、SDA からのデータを記憶するレジスタと、同レジスタの出力を受け、各部に調整電圧を与える DAC 回路から構成されます。電源投入時にリセットが働き、レジスタはプリセット値になります。




Fig.27 2線シリアルコントロールブロック図

①2線シリアルタイミングチャート

- ・スレーブモード(SLAVE/AR=L、write mode のみ対応、A0=L)




Fig.28 2線シリアルタイミングチャート図(スレーブ)

デバイスアドレス A7~A0 の内 A7~A3, A0 は階調電圧発生 IC 固有の値となっており、(A7~A0)=11101(A2)(A1)0 と設定して下さい。

A1, A2 は外部より任意に設定可能です。内部でプルダウンしていますので、オープン状態で"0"になっています。"1"に設定する時は DVcc 系電源に接続して下さい。従って A1,A2 を使って 4 パターンまで設定することが可能です。スレーブモードを使用する場合のみ、BD8139AEFV を最大 4 つまで 2 線シリアルラインに接続可能です。

レジスタアドレスは 2byte 目の下位 4bit を使用します。レジスタアドレスとアンプ出力の対応は以下の表に示します。階調電圧設定は 3、4byte 目を使用します。LSB はパリティチェックとなっており、設定方法は後に記載しています。

レジスタ名	アドレス				データ増加時の動作	プリセット値
	W3	W2	W1	W0		Data (9:0)
Register 0	0	0	0	0	V0 電圧値増	00_0000_0000
Register 1	0	0	0	1	V1 電圧値増	00_0000_0000
Register 2	0	0	1	0	V2 電圧値増	00_0000_0000
Register 3	0	0	1	1	V3 電圧値増	00_0000_0000
Register 4	0	1	0	0	V4 電圧値増	00_0000_0000
Register 5	0	1	0	1	V5 電圧値増	00_0000_0000
Register 6	0	1	1	0	V6 電圧値増	00_0000_0000
Register 7	0	1	1	1	V7 電圧値増	00_0000_0000
Register 8	1	0	0	0	V8 電圧値増	00_0000_0000
Register 9	1	0	0	1	V9 電圧値増	00_0000_0000
Register A	1	0	1	0	Vcom 電圧値増	00_0000_0000
Register 0-A	1	1	1	1	V0-Vcom 電圧値増	-

●SDA のシリアルデータマップ
スレーブモード(SLAVE/AR=L)

Byte	ビット							
	7	6	5	4	3	2	1	0
1	デバイスアドレス(11101<A2><A1>)							0
2	Don't Care				レジスタアドレス			
3	データ(9:3)							PC
4	データ(2:0)			Don't Care				PC

スレーブモードにおいては4バイト必要となります。

指定されたアドレスだけがアップデートされます。レジスタアドレス=1111の時、全てのアドレスに同一のデータがアップデートされます。

オートリードモード(SLAVE/AR=H)

オートリード機能により、1kビット I²C BUS I/F 内蔵メモリの自動読み込みが可能です。

リセット信号が解除されると、EEPROM より自動読み込みを開始します。

オートリードモード時、A1,A2 は EEPROM ワードアドレス設定端子となります。

(A1,A2)=LL の時,EEPROM のワードアドレスを0から21まで読み込みます。

A2	A1	読み込み開始ワードアドレス	読み込み終了ワードアドレス
L	L	0 (00h)	21 (15h)
H	L	32 (20h)	53 (35h)
L	H	64 (40h)	85 (55h)
H	H	96 (60h)	117 (75h)

EEPROM から読み込む 22 ワードのデータ構成は以下の表の通りです。

ワード	7	6	5	4	3	2	1	0	Output
1	Data (9:3)							PC	V0
2	Data (2:0)			Don't Care				PC	
3	Data (9:3)							PC	V1
4	Data (2:0)			Don't Care				PC	
⋮	⋮								
21	Data (9:3)							PC	Vcom
22	Data (2:0)			Don't Care				PC	

1、2ワード目はV0の設定、3、4ワード目はV1の設定となり、Vcomまで含めると全部で22ワードのデータを読み込みます。全てのワードのLSBに偶パリティチェック(PC)が入っていますので、EEPROM データ設定のLSBを"1"の数が偶数になる様に設定して下さい。

<EEPROM 設定例>

A1=L、A2=L設定

REFIN 15V

EEPROM WORD ADDRESS	BD8139AEFV	data	data							出力設定bin	出力設定dec	設定電圧		
			d7	d6	d5	d4	d3	d2	d1				d0	
1	00h	V0①	1	1	1	0	0	1	0	0	1110010011	915	13.418	V0
2	01h	V0②	0	1	1	0	0	0	0	0				
3	02h	V1①	1	0	1	1	1	1	1	0	1011111010	762	11.177	V1
4	03h	V1②	0	1	0	0	0	0	0	1				
5	04h	V2①	1	0	1	0	1	0	1	0	1010101100	684	10.034	V2
6	05h	V2②	1	0	0	0	0	0	0	1				
7	06h	V3①	0	1	1	1	1	0	0	0	0111100001	481	7.061	V3
8	07h	V3②	0	0	1	0	0	0	0	1				
9	08h	V4①	1	0	0	0	1	1	1	0	1000111110	574	8.423	V4
10	09h	V4②	1	1	0	0	0	0	0	0				
11	0Ah	V5①	1	0	0	0	0	0	0	1	1000000000	512	7.515	V5
12	0Bh	V5②	0	0	0	0	0	0	0	0				
13	0Ch	V6①	0	1	0	1	0	1	0	1	0101010111	343	5.039	V6
14	0Dh	V6②	1	1	1	0	0	0	0	1				
15	0Eh	V7①	0	1	0	1	1	1	1	1	0101111111	383	5.625	V7
16	0Fh	V7②	1	1	1	0	0	0	0	1				
17	10h	V8①	0	1	0	0	1	0	1	1	0100101010	298	4.380	V8
18	11h	V8②	0	1	0	0	0	0	0	1				
19	12h	V9①	0	0	0	1	1	1	1	0	0001111010	122	1.802	V9
20	13h	V9②	0	1	0	0	0	0	0	1				
21	14h	VCOM①	1	1	1	1	1	1	1	1	1111111111	1023	7.500	VCOM
22	15h	VCOM②	1	1	1	0	0	0	0	1				R1=R2

※オートリードシーケンス上、2線シリアルラインを占有するので、16hのd7には必ず"1"を設定して下さい。

タイミングチャート




Fig. 29 2線シリアルタイミングチャート図 (オートリード)

EEPROM のデバイスアドレスは A3=A2=A1=L のみ対応しています。

オートリードは EEPROM の Write モードで読み込み開始ワードアドレスを指定し、再度スタート信号を出した後、Read モードでデータを読み込むというシーケンスになっています。パリティチェックでエラーを検出すると、ストップ信号を出した後、再びオートリードし、エラーが検出されなくなるまでオートリードします。オートリードがいつまでも終了しない場合、EEPROM のデータ設定を見直して下さい。

- ・BD8139AEFV はオートリードモード時、最大2つまで(A,B) 2線シリアルラインに接続可能です。2個使用する場合、オートリードのタイミングが衝突しない様に CT 端子の容量値を変えて下さい。2個使用時のオートリードタイミングは以下のようになります。





Fig 30 オートリードタイミング図

CT 端子の容量値は以下の様に設定して下さい。

容量値の設定が不適切ですと、オートリードのタイミングが衝突し、データが読み込めない可能性があります。

BD8139AEFV A	CT=1000pF	バラツキ 5%以内
BD8139AEFV B	CT=3300pF	バラツキ 5%以内

●2 線シリアルデータタイミング



※SDA は SCL の立上りでラッチされます。

●タイミング規格値

Parameter	Symbol	FAST-MODE 2.3 ≤ DV _{CC} ≤ 4.0V			Unit
		Min.	Typ.	Max.	
SCL 周波数	fSCL	-	-	400	kHz
SCL "H" 時間	tHIGH	0.6	-	-	μs
SCL "L" 時間	tLOW	1.2	-	-	μs
立ち上がり時間	tR	-	-	0.3	μs
立ち下がり時間	tF	-	-	0.3	μs
スタート条件ホールド時間	tHD:STA	0.6	-	-	μs
スタート条件セットアップ時間	tsu:STA	0.6	-	-	μs
SDA ホールド時間	tHD:DAT	100	-	-	ns
SDA セットアップ時間	tSU:DAT	100	-	-	ns
アクノレージ遅延時間	tPD	0.1	-	0.9	μs
アクノレージホールド時間	tDH	0.1	-	-	μs
ストップ条件セットアップ時間	tsu:STO	0.6	-	-	μs
バス開放時間	tBUF	1.2	-	-	μs

●電源シーケンス

デジタル回路の論理不定による誤動作防止のため、デジタル電源 DVcc は電源 Vcc より先に投入して下さい。

シリアルデータは、Power on Reset 解除後に入力して下さい。電源を切断する場合、Vcc→DVcc の順に切断して下さい。





Fig.31 電源シーケンス図

●電源シーケンス規格値

Parameter	Symbol	LIMIT			Unit	Condition
		Min.	Typ.	Max.		
シリアル入力タイミング	tDS	100	-	-	μs	Cct=1000pF
Vcc 投入タイミング	tSV	0	10	-	μs	
REFIN 投入タイミング	tVR	0	10	-	μs	
REFIN OFF タイミング	tRV	0	10	-	μs	
電源 OFF タイミング	tVD	0	10	-	μs	
Vcc 立ち上げ時間	tVCC	1	-	-	ms	

●オートリード時リード完了までの時間
(電源投入～リード開始～リード中にかかる時間、2個IC使用時の時間)



電源投入～最終階調出力に電圧設定されるまでの時間

$$t_{total1} = t1 + t2 \times 2 + t3 + t4$$

	min.	typ.	max
t1	108	169	240
t2	730	1160	1660
t3	156	248	356
t4	-	-	145
t total	1724	2737	4061

Unit : μsec

電源投入～最初の階調出力に電圧設定されるまでの時間(Vcc 既印加時)


$$t_{total2} = t1 + t5$$

	min.	typ.	max
t1	108	169	240
t5	194	308	442
t total	302	477	682

Unit : μsec

※但し、CT1=1000pF, CT2=3300pF, 製造バラツキ 5%以内品使用時

- 階調出力電圧は Vcc が印加されていないと出力されませんので Vcc 印加時に各階調電圧が設定されていますと、以下の様なシーケンスで出力電圧が設定されます。



BD8139AEFV は出力 Amp11ch に対し、DAC1ch をサンプルホールドして使用しています。従って、各 Amp は Tref 毎にリフレッシュ動作を行っています。

	Min.	Typ.	Max.
Tref	63	101	145

Unit : μsec

1つのチャンネルのリフレッシュ時間はリフレッシュ周期をチャンネル数で割った時間になります。

$$t_{ref} = T_{ref} / 11ch$$

BD8139AEFV は1つのDACを切り替えて使用していますので、チャンネル間の設定電圧差が小さく、また Vcc 立ち上げ時間(tVcc)が短いと Vcc 立ち上げ時に過渡的に出力電圧が逆転することがあります。出力電圧が過渡的に逆転する時の条件を以下に示します。

Vcc 立ち上がり時に V0, V1, VDAC の電圧は以下のようになります。

$$\begin{cases} V0 = VDAC \times 2 \times \frac{n0 + 1}{1024} & (n0 : 10bit \text{ の電圧設定}) \\ V1 = VDAC' \times 2 \times \frac{n1 + 1}{1024} \\ VDAC' = VDAC + \frac{SR}{2} \times t_{ref} & (SR : Vcc \text{ のスルーレート}) \end{cases}$$

電圧逆転の起こらない条件は以下になります。

$$V0 - V1 > 0$$

上記3式を代入すると以下のようになります。

$$\frac{n0 + 1}{n1 + 1} > 1 + \frac{SR \cdot t_{ref}}{2VDAC}$$

チャンネル間電圧差が大きい、又は Vcc のスルーレートが小さいほど、逆転が起こりにくくなります。

又、VDAC が一番小さいのは Vcc 立ち上がり時で VDACmin = 2.25V となっています。

従って、tVcc = 1msec, Vcc = 16V, VDAC = 2.25V, V0 = 16V (n0 = 1023), tref = 13.2μsec のワースト条件では

$$n0 / n1 > 1.0469$$

となり、V0 と V1 の設定電圧差が 720mV 以下ですと、過渡的に出力電圧の逆転が起こる場合がありますので、アプリケーション上問題にならないか、十分確認して使用して下さい。

● 入力等価回路図

[BD8132FV]




Fig.32 入出力等価回路図

[BD8139AEFV]




Fig.33 入出力等価回路図

●使用上の注意

1) 絶対最大定格について

印加電圧及び動作温度範囲などの絶対最大定格を超えた場合、破壊の可能性があります。破壊した場合、ショートモードもしくはオープンモード等、特定できませんので絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど、物理的な安全な対策を施すようお願い致します。

2) GND 電位について

GND 端子の電位はいかなる動作状態においても、最低電位になるようにしてください。

3) 熱設計について

実際の使用状態での許容損失(Pd)を考え、十分マージンを持った熱設計を行ってください。

4) 端子間ショートと誤装着について

セット基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊する恐れがあります。また出力間や出力と電源-GND 間に異物が入るなどしてショートした場合についても破壊の可能性があります。

5) 強電磁界中での動作について

強電磁界中の御使用では、誤動作をする可能性がありますので、ご注意ください。

6) セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組み立て工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

7) GND 配線パターンについて

小信号 GND と大電流 GND がある場合、大電流 GND パターンと小信号 GND パターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号 GND の電圧を変化させないように、セットの基準点で一点アースすることを推奨します。外付部品の GND の配線パターンを変動しないよう注意してください。

8) 本 IC はモノリシック IC であり、各素子間に素子分離の為に P+ アイソレーションと、P 基板を有しています。

この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、Fig.34 のように、抵抗とトランジスタが端子と接続されている場合、端子電圧と GND 電圧が逆転することで寄生ダイオードやトランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND(P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分注意してください。




Fig.34 モノリシック IC の簡易構造例

9) 過電流保護回路について

出力には電流能力に応じた過電流保護回路が内部に内蔵されているため、負荷ショート時には IC 破壊を防止しますが、この保護回路は突発的な事故による破壊防止に有効なもので、連続的な保護回路動作、過渡時でのご使用に対応するものではありません。また、電流能力については温度に対して負の特性を持っていますので熱設計時にはご注意ください。

10) 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。許容範囲損失範囲内でご使用いただきますが、万が一許容損失を超えた状態が継続すると、接合部温度 T_j が上昇し温度保護回路が動作し出力パワー素子が OFF します。その後接合部温度 T_j が低下すると回路は自動で復帰します。

なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計等は、絶対に避けてください。

11) セット基板での検査について

設置基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに、必ず放電を行ってください。また検査工程での治具への着脱時には、必ず電源をオフにしてから接続し検査を行い、電源をオフにしてから取りはずしてください。さらに静電気対策として、組み立て工程にはアースを施し、運搬や保存の際には十分ご注意ください。

●発注形名セレクション

B	D
---	---

ローム形名

8	1	3	2
---	---	---	---

品番
8132
8139A


F	V
---	---

パッケージ
FV : SSOP-B40
EFV : HTSSOP-B40

E	2
---	---


包装、フォーミング仕様
E2: リール状エンボステーピング

SSOP-B40




<包装仕様>

包装形態	エンボステーピング
包装数量	2000pcs
包装方向	E2 (リールを左手に持ち、右手でテープを引き出したときに) 製品の1番ピンが左上にくる方向




HTSSOP-B40



<包装仕様>

包装形態	エンボステーピング(防湿仕様)
包装数量	2000pcs
包装方向	E2 (リールを左手に持ち、右手でテープを引き出したときに) 製品の1番ピンが左上にくる方向



ご注意

ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を意図して設計・製造されております。従いまして、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険若しくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、輸送機器、交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。従いまして、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用。
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実にを行うことをお勧め致します)、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。
 - ⑧本製品が結露するような場所でのご使用。
4. 本製品は耐放射線設計はなされておられません。
5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
6. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
7. 許容損失(Pd)は周囲温度(Ta)に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、ディレーティングカーブ範囲内であることをご確認ください。
8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
2. はんだ付けはリフローはんだを原則とさせていただきます。なお、フロー方法でのご使用につきましては別途ロームまでお問い合わせください。
詳細な実装及び基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。従いまして、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施の上、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。(人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等)

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ①潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ②推奨温度、湿度以外での保管
 - ③直射日光や結露する場所での保管
 - ④強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認した上でご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行った上でご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルにQRコードが印字されていますが、QRコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームにお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。従いまして、上記第三者の知的財産権侵害の責任、及び本製品の使用により発生するその他の責任に関し、ロームは一切その責任を負いません。
2. ロームは、本製品又は本資料に記載された情報について、ローム若しくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事情報目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社若しくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。